옴니라우팅: 제약 조건 기반 공간 추론을 위한 의미 연계 다중 모드 벤치마크 (PCB 라우팅)

OmniRouting: A Semantic-Coupled Multimodal Benchmark for Constraint-Aware Spatial Reasoning in PCB Routing

최근의 대규모 언어 모델(LLM)은 제약 조건 기반 탐색, 미로 추론 및 그래프 추론 분야에서 놀라운 발전을 보여주었습니다. 그러나 이러한 모델들이 엄격한 기하학적, 위상학적, 전기적 제약을 고려하는 복잡한 라우팅 문제에 대한 추론 능력을 갖추고 있는지 여부는 아직 충분히 탐구되지 않았습니다. PCB(인쇄 회로 기판) 라우팅은 전자 설계 자동화(EDA)의 가장 어렵고 중요한 단계 중 하나임에도 불구하고, LLM이 이 분야에서 어떻게 활용될 수 있을지에 대한 연구는 부족했습니다. 이러한 격차를 해소하기 위해, 우리는 실제 산업 환경의 설계 규칙, 제조 가능성 및 연결 제약을 고려하여 LLM을 평가하도록 설계된 최초의 대규모 벤치마크인 OmniRouting을 소개합니다. OmniRouting은 기판 형상, 인간 엔지니어에 의해 배치된 라우팅 가능한 구성 요소, 패드 위치, 순위 목록(netlist), 스택업 정보 및 라우팅 제약 조건을 포함하는 1,681개의 산업 수준의 회로도와 연계된 PCB 설계 데이터 세트를 포함합니다. 이 벤치마크는 다음 네 가지 과제를 포함합니다: (1) 기하학적 라우팅 추론: 제한된 영역 내에서 회로망을 연결하기 위한 물리적으로 유효한 구리 트레이스, 비아 및 레이어 할당 생성; (2) 설계 규칙 기반 라우팅 추론: 클리어런스, 트레이스 폭, 비아, 장애물 회피 및 기판 경계 제약을 만족하는 라우팅 가능한 레이아웃 생성; (3) 전기적 기능 추론: 회로도에서 지정된 연결을 유지하면서 네트 이름과 기능적 역할을 추론하여 전기적으로 정확한 라우팅 생성; (4) 도구 지원 에이전트 기반 라우팅: 과제 (1)-(3)에 대해 외부 도구를 활용. 우리의 연구 결과는 현재 LLM이 PCB 라우팅에서 경로 계획 능력 부족, 설계 규칙 제약 준수 미흡, 그리고 전기적 기능 유지의 일관성 부족과 같은 상당한 한계를 가지고 있음을 보여줍니다. 우리는 향후 연구를 촉진하기 위해 모든 벤치마크 데이터, 평가 코드 및 도구 인터페이스를 공개할 예정입니다.

Recent large language models (LLMs) have demonstrated remarkable progress in constraint-aware navigation, maze reasoning, and graph reasoning. However, their ability to reason about complex routing problems under strict geometric, topological, and electrical constraints remains largely unexplored, despite routing being one of the most challenging and critical stages of electronic design automation (EDA). To bridge this gap, we introduce OmniRouting, the first large-scale benchmark designed to evaluate LLMs on printed-circuit-board (PCB) routing reasoning under real-world industrial design-rule, manufacturability, and connectivity constraints. OmniRouting contains 1,681 industrial-grade schematic-coupled PCB designs, including board geometries, routable component placements by human engineers, footprints, pad locations, netlists, stackup information, and routing constraints. The benchmark comprises four tasks: (1) geometric routing reasoning, generating physically valid copper traces, vias, and layer assignments to connect circuit nets within constrained board regions; (2) design-rule-aware routing reasoning, producing routable layouts that satisfy clearance, trace-width, via, obstacle-avoidance, and board-boundary constraints; (3) electrical functionality reasoning, preserving schematic-specified connectivity while reasoning over net names and functional roles to produce electrically correct routing; and (4) tool-augmented agentic routing, leveraging external tools for tasks (1)-(3). Our results reveal substantial limitations of current LMMs in PCB routing, including weak path-planning capabilities, poor adherence to design-rule constraints, and inconsistent preservation of electrical functionality. We will open-source all benchmark data, evaluation code, and tool interfaces to facilitate future research.