칩렛과 대규모 언어 모델 시대의 하드웨어 설계 및 보안

Hardware Design and Security in the Era of Chiplets and LLMs

반도체 산업은 이기종 2.5D 칩렛 시스템으로의 전환과 함께 대규모 언어 모델(LLM)을 전자 설계 자동화(EDA) 흐름에 통합하는 두 가지 혁신을 동시에 경험하고 있습니다. 이러한 패러다임은 수율, 모듈성, 설계 생산성과 같은 측면에서 이전과는 비교할 수 없을 정도로 큰 이점을 제공하지만, 하드웨어 공격의 범위를 근본적으로 확대합니다. 본 논문에서는 칩렛 시스템(LLM 가속을 위한 하드웨어 스택 포함)에 대한 아키텍처, 논리 및 물리적 수준에서의 공격부터 LLM 기반 EDA 파이프라인에 대한 다양한 악용 사례까지, 이러한 최첨단 기술 영역에 대한 통합적인 분석을 제공합니다. 칩렛 시스템의 보안 강화를 위해, 우리는 물리적으로 격리된 신뢰 루트(RoT) 아키텍처를 구현하기 위한 강력한 방어 접근 방식인 2.5D 분할 제조 및 능동형 인터포저 활용법을 검토합니다. LLM 기반 EDA 파이프라인의 보안 강화를 위해, 먼저 고유한 위협 요소를 식별하고 최첨단 방어 기술들을 살펴봅니다. 마지막으로, LLM 시스템이 칩렛을 포함한 현대 시스템의 하드웨어 보안 노력을 어떻게 발전시킬 수 있는지 논의합니다.

The semiconductor industry is undergoing a dual revolution: the shift toward heterogeneous 2.5D chiplet systems and the integration of Large Language Models (LLMs) into Electronic Design Automation (EDA) flows. While these paradigms offer unprecedented benefits in yield, modularity, design productivity, etc., they radically expand the hardware attack surface. This paper provides a unified analysis of these frontiers, ranging from attacks on chiplet systems (including hardware stacks for LLM acceleration) across architectural, logical, and physical levels, to various exploits against LLM-driven EDA pipelines. To secure chiplet systems, we review a powerful defense approach that leverages 2.5D split manufacturing and active interposers for physically isolated Root of Trust (RoT) architectures. To secure LLM-driven EDA pipelines, we first identify native threats and then review state-of-the-art defense techniques. Finally, we discuss how LLM systems can advance hardware security efforts for modern systems, including chiplets.