2606.17461v1 Jun 16, 2026 cs.AR

AUTOGATE: LLM 기반의 토글링 인식 RTL 재작성 기술을 활용한 자동 클록 게이팅

AUTOGATE: Automated Clock Gating via Toggling-Aware LLM-based RTL Rewriting

Brucek Khailany
Brucek Khailany
Citations: 9,218
h-index: 46
Chia-Tung Ho
Chia-Tung Ho
Citations: 257
h-index: 7
Yiting Wang
Yiting Wang
Citations: 59
h-index: 4
Chenhui Deng
Chenhui Deng
Citations: 103
h-index: 5
Yanqing Zhang
Yanqing Zhang
Citations: 1,446
h-index: 16
Zhuo Feng
Zhuo Feng
Citations: 1,302
h-index: 20
Cunxi Yu
Cunxi Yu
Citations: 78
h-index: 6
Ang Li
Ang Li
Citations: 145
h-index: 7
Gang Qu
Gang Qu
Citations: 41
h-index: 3

미세 수준의 클록 게이팅(FGCG)은 동적 전력 소비를 줄이는 데 매우 효과적인 기술 중 하나이지만, 현재 FGCG 최적화 프로세스는 대부분 수동으로 이루어집니다. 최근 LLM 기반 RTL 최적화 방법은 두 가지 주요 단점으로 인해 제한됩니다: (1) 수백만 사이클에 걸친 긴 웨이브폼 데이터를 처리할 수 없다는 점, 그리고 (2) 정확성을 유지하면서 대규모 계층 구조 코드베이스로 최적화를 확장하기 어렵다는 점입니다. 본 연구에서는 산업 수준의 RTL 전력 최적화를 위한 최초의 에이전트 기반 프레임워크인 AUTOGATE를 소개합니다. AUTOGATE는 워크로드 인지형 클록 게이팅 최적화를 통해 대규모 계층 구조 코드베이스에 적용할 수 있습니다. AUTOGATE는 웨이브폼 수준 분석과 RTL 재작성을 연결하는 머신러닝(ML)-LLM 공동 설계 방식을 도입했습니다. 특히, 우리는 원시 토글링 데이터를 압축된 구조화된 표현으로 변환하여 LLM 기반의 RTL 재작성을 안내하는 ML 기반 클러스터링 알고리즘을 설계했습니다. 이를 통해 LLM이 원시 웨이브폼 데이터를 직접 처리하지 않고도 정확하게 클록 게이팅 기회를 식별하고 적용할 수 있습니다. 확장성을 향상시키기 위해 AUTOGATE는 대규모 설계를 독립적으로 최적화 가능한 모듈로 분해하는 계층적 다중 에이전트 아키텍처를 사용합니다. 이를 통해 심층적인 설계 계층 구조에서 조정된 최적화를 수행할 수 있습니다. 우리는 AUTOGATE를 작은 RTL 설계부터 대규모 산업용 코드베이스에 이르기까지 다양한 설계에 적용하여 평가했습니다. 실험 결과, AUTOGATE는 기존 방식보다 동적 전력 소비를 지속적으로 줄이는 것으로 나타났습니다. 작은 설계 그룹에서 AUTOGATE는 평균 49.31%의 동적 전력 감소를 달성했습니다. 산업 규모의 설계에서는 NVDLA에서 19.34%, BlackParrot에서 7.96%, 그리고 고도로 최적화된 독점 생산 설계에서 최대 6.86%의 동적 전력 감소를 달성했습니다.

Original Abstract

Fine-grain clock gating (FGCG) is among the most effective techniques for reducing dynamic power, yet current FGCG optimization flows remain largely manual. Recent LLM-based RTL optimization approaches remain limited by two key drawbacks: (1) the inability to process long waveform traces spanning millions of cycles, and (2) the difficulty of scaling optimization to large hierarchical codebases while preserving correctness. In this work, we present AUTOGATE, the first agentic framework for industry-grade RTL power optimization, enabling workload-aware clock-gating optimization across large hierarchical codebases. AUTOGATE introduces a Machine Learning (ML)-LLM co-design that bridges waveform-level analysis and RTL rewriting. Specifically, we design an ML-based clustering algorithm that distills raw toggling traces into compact, structured representations that guide LLM-based RTL rewriting. This enables accurate identification and application of clock-gating opportunities without requiring LLMs to directly process raw waveform data. To enhance scalability, AUTOGATE employs a hierarchical multi-agent architecture that decomposes large designs into independently optimizable modules, enabling coordinated optimization across deep design hierarchies. We evaluate AUTOGATE on a diverse set of designs ranging from small RTL designs to large industrial-grade codebases. Experimental results show that AUTOGATE consistently reduces dynamic power relative to baselines. Across the small-design suite, AUTOGATE reduces dynamic power by 49.31% on average. On industry-scale designs, it achieves 19.34% and 7.96% dynamic power reductions on NVDLA and BlackParrot, respectively, and up to 6.86% on highly optimized proprietary production designs.

0 Citations
0 Influential
23 Altmetric
115.0 Score
Original PDF

No Analysis Report Yet

This paper hasn't been analyzed by Gemini yet.

Log in to request an AI analysis.

댓글

댓글을 작성하려면 로그인하세요.

아직 댓글이 없습니다. 첫 번째 댓글을 남겨보세요!